Project

General

Profile

Actions

Task #5107

closed

[cfg] Реализовать VhdlExpressionPrinter

Added by Sergey Smolov over 9 years ago. Updated over 9 years ago.

Status:
Closed
Priority:
Normal
Assignee:
Category:
-
Target version:
Start date:
07/21/2014
Due date:
% Done:

100%

Estimated time:
Detected in build:
svn
Published in build:
r618

Description

Реализовать печать выражений VHDL по образу и подобию VerilogExpressionPrinter из проекта Verilog Translator.

Actions #1

Updated by Sergey Smolov over 9 years ago

Правильнее даже назвать его CfgExpressionPrinter, т.к. его функциональность будет позволять печатать выражения, хранящиеся в узлах графа потока управления.

Actions #2

Updated by Sergey Smolov over 9 years ago

Печать выражений должна быть реализована в Fortress аналогично имеющемуся там Verilog-принтеру.

Actions #3

Updated by Sergey Smolov over 9 years ago

  • Status changed from New to Open
Actions #4

Updated by Sergey Smolov over 9 years ago

  • Status changed from Open to Resolved
  • % Done changed from 0 to 100
  • Published in build set to r618

Принтер реализован в классе ru.ispras.fortress.expression.printer.VhdlExprPrinter в проекте Fortress.
Зарегистрирован в перечислимом типе ru.ispras.fortress.expression.printer.ExprPrinter в проекте Fortress.

Actions #5

Updated by Alexander Kamkin over 9 years ago

  • Status changed from Resolved to Closed
Actions

Also available in: Atom PDF