Project

General

Profile

Retrascope-Related Publications » History » Revision 10

Revision 9 (Sergey Smolov, 10/07/2016 03:08 PM) → Revision 10/20 (Sergey Smolov, 04/14/2017 01:40 PM)

h1. Retrascope-Related Publications 

 {{toc}} 

 h2. 2013 

 * A. Kamkin, S. Smolov, I. Melnichenko. _Static Analysis of HDL Descriptions: Extracting Models for Verification_. East-West Design & Test Symposium (EWDTS), 2013. P. 1-4. http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6673126 

 h2. 2014 

 * А.С. Камкин, А.М. Коцыняк, С.А. Смолов, А.А. Сортов, А.Д. Татарников, М.М. Чупилко. _Средства функциональной верификации микропроцессоров_. Труды ИСП РАН, том 26, выпуск 1, 2014 г. C. 149-200 http://ispras.ru/ru/proceedings/archives/isp_26_2014_1/isp_26_2014_1_149.php 

 * А.С. Камкин, С.А. Смолов. _Метод извлечения EFSM-моделей из HDL-описаний: применение к функциональной верификации_ // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть II. С. 113-118. http://www.mes-conference.ru/data/year2014/pdf/D111.pdf 

 * А.С. Камкин, С.А. Смолов. _Метод построения расширенных конечных автоматов по HDL-описанию на основе статического анализа кода_ // Tools & Methods of Program Analysis (TMPA), 2014. P. 95-102. http://tmpaconf.org/thesesru/230 

 h2. 2015 

 * Смолов С.А., Камкин А.С. _Метод построения расширенных конечных автоматов по HDL-описанию на основе статического анализа кода_. НТВ СПбГПУ. Информатика. Телекоммуникации. Управление. Выпуск 1(212), 2015, С. 60-73. http://ntv.spbstu.ru/telecom/article/T1.212.2015_06/ 

 * Смолов С.А. _Метод извлечения расширенных конечных автоматов из HDL-описаний_. Материалы Научно-технической конференции студентов, аспирантов и молодых специалистов НИУ ВШЭ им. Е.В. Арменского, 2015, С. 48-50. http://www.hse.ru/data/2015/02/13/1092415379/HSE-MIEM-2015.pdf 

 * Смолов С.А. _Обзор методов извлечения моделей из HDL-описаний_. Труды ИСП РАН, том 27, выпуск 1, 2015 г. С. 97-124. http://ispras.ru/proceedings/docs/2015/27/1/isp_27_2015_1_97.pdf 

 * I. Melnichenko, A. Kamkin, S. Smolov. _An Extended Finite State Machine-Based Approach to Code Coverage-Directed Test Generation for Hardware Designs_. Proceedings of the Institute for System Programming. Volume 27 (Issue 3), 2015, P. 161-182 http://ispras.ru/proceedings/docs/2015/27/3/isp_27_2015_3_161.pdf 

 * Смолов С.А. _Метод извлечения EFSM-моделей из HDL-описаний повышенной сложности_. Известия высших учебных заведений. Физика. Тематический выпуск "Информационные технологии в анализе и синтезе сложных систем", том 58 (11''2015), с. 97-102 

 h2. 2016 

 * Камкин А.С., Лебедев М.С., Смолов С.А. _Автоматическая генерация тестов для описаний цифровой аппаратуры на основе проверки моделей с помощью инструмента NuXMV_. Материалы международной конференции "Новые информационные технологии в исследовании сложных структур" (ICAM-2016). 

 * S. Smolov. _A Method of EFSM Model Extraction from HDL Descriptions: Application to Hybrid Verification_. Proceedings of Very Large Scale Integration Conference (VLSI-SoC-2016). http://ati.ttu.ee/vlsi-soc2016/files/PhD05-abstract_Smolov.pdf 

 * Лебедев М.С., Смолов С.А. _Метод генерации функциональных тестов для HDL-описаний на основе проверки HLDD-моделей_. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС-2016). Сборник трудов под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2016. Часть II. С. 24-31. http://www.mes-conference.ru/data/year2016/pdf/D122.pdf 

 * Лебедев М.С., Смолов С.А. _Генерация функциональных тестов для HDL-описаний на основе проверки моделей_. Труды ИСП РАН, том 28, выпуск 4, 2016 г. С. 41-56. http://ispras.ru/proceedings/docs/2016/28/4/isp_28_2016_4_41.pdf 

 * M. Lebedev, A. Kamkin, S. Smolov. _An EFSM-Driven and Model Checking Based Approach to Functional Test Generation for Hardware Designs_. Proceedings of East-West Design & Test Symposium (EWDTS-2016). P. 60-63. http://ieeexplore.ieee.org/document/7807736/ 

 * S. Smolov, A. Kamkin, M. Chupilko, J. Lopez, N. Yevtushenko, N. Kushik. _Testing Logic Circuits at Different Abstraction Levels: an Experimental Evaluation_. Proceedings of East-West Design & Test Symposium (EWDTS-2016). P. 189-192. http://ieeexplore.ieee.org/document/7807687/