Task #4466: [vhdl][parser][cfg] преобразование IGSequentialWait - Retrascope - Open-Source Projects

Actions

Copy link

Task #4466

closed

[vhdl][parser][cfg] преобразование IGSequentialWait

Added by Sergey Smolov about 11 years ago. Updated over 9 years ago.

Status:

Closed

Priority:

Normal

Assignee:

Sergey Smolov

Category:

Target version:

0.2

Start date:

09/11/2013

Due date:

% Done:

100%

Estimated time:

Detected in build:

svn

Published in build:

20150307

Description

Каждый объект IGSequentialWait, соответствующий wait-конструкции языка VHDL, должен быть преобразован в отдельный Process по следующему "алгоритму":

1) CFG процесса, в котором обнаружена wait-конструкция, должен быть дополнен инструкцией вида "x=1";

2) Создается новый Process, SensitivityList которого содержит Event из условия, заданного в wait-конструкции;

3) Проводится корректное "расщепление" оставшейся части кода процесса. При этом особое внимание нужно уделять циклам и внешним условным операторам. Возможно дублирование кода.
В самом простом случае весь оставшийся код помещается в CFG нового процесса.

Related issues 1 (0 open — 1 closed)

Actions

Copy link

Updated by Sergey Smolov about 11 years ago

Вместо пп.1-2 вводится причинно-следственная связь между процессами. Каждый процесс содержит указатель execAfter на процесс, исполнение которого должно быть завершено перед началом исполнения данного.

В случае нахождения wait-конструкции в одной из ветвей B1 условного блока исходный процесс P расщепляется на три процесса: P1, P2, P3. P1 содержит часть ветви B1 ДО wait-конструкции, P2 - часть ветви B1 ПОСЛЕ wait-конструкции, P3 - остальную часть кода P. При этом должны быть корректно модифицированы условия для оставшихся ветвей условного блока, а также создано условие guard для P1.

Actions

Copy link