Actions
Task #3721
closedДополнительные операции
Start date:
11/27/2012
Due date:
% Done:
30%
Estimated time:
Detected in build:
svn
Published in build:
Description
1. Реализовать операции для Logic-типов - ABS, ADD, DIV, MINUS, MOD (для integer - остаток от деления), MUL (умножение), NEG (отрицание), POS, POWER (ступень), REM (для integer и real - остаток от деления);
2. Реализовать операции для битовых векторов - CONCAT, EQUALS, NEQUALS, XOR, ROL (циклический сдвиг влево), ROR (циклический сдвиг вправо)
Updated by Sergey Smolov over 11 years ago
Забыл написать, POS - унарная операция, взятие положительной части числа.
Updated by Sergey Smolov over 11 years ago
Ещё хотелось бы иметь NAND, NOR, XNOR. Их можно реализовать и средствами имеющихся, но это излишне усложняет код.
Updated by Alexander Kamkin over 11 years ago
Операции VHDL и VERILOG нужно добавлять согласованно.
Updated by Sergey Smolov about 11 years ago
- Status changed from New to Open
- Assignee changed from Andrei Tatarnikov to Sergey Smolov
Updated by Sergey Smolov about 11 years ago
- % Done changed from 0 to 30
r41.
Реализованы и протестированы следующие операции: ADD, DIV, MINUS, MOD, MUL, REM.
Actions