Project

General

Profile

Task #3721

Дополнительные операции

Added by Sergey Smolov almost 8 years ago. Updated over 7 years ago.

Status:
Closed
Priority:
Normal
Assignee:
Category:
-
Target version:
-
Start date:
11/27/2012
Due date:
% Done:

30%

Estimated time:
Detected in build:
svn
Published in build:

Description

1. Реализовать операции для Logic-типов - ABS, ADD, DIV, MINUS, MOD (для integer - остаток от деления), MUL (умножение), NEG (отрицание), POS, POWER (ступень), REM (для integer и real - остаток от деления);

2. Реализовать операции для битовых векторов - CONCAT, EQUALS, NEQUALS, XOR, ROL (циклический сдвиг влево), ROR (циклический сдвиг вправо)

History

#1

Updated by Sergey Smolov almost 8 years ago

Забыл написать, POS - унарная операция, взятие положительной части числа.

#2

Updated by Sergey Smolov almost 8 years ago

Ещё хотелось бы иметь NAND, NOR, XNOR. Их можно реализовать и средствами имеющихся, но это излишне усложняет код.

#3

Updated by Alexander Kamkin almost 8 years ago

Операции VHDL и VERILOG нужно добавлять согласованно.

#4

Updated by Sergey Smolov over 7 years ago

  • Status changed from New to Open
  • Assignee changed from Andrei Tatarnikov to Sergey Smolov
#5

Updated by Sergey Smolov over 7 years ago

  • % Done changed from 0 to 30

r41.

Реализованы и протестированы следующие операции: ADD, DIV, MINUS, MOD, MUL, REM.

#6

Updated by Sergey Smolov over 7 years ago

  • Status changed from Open to Closed

Also available in: Atom PDF