Open-Source Projects: Issueshttps://forge.ispras.ru/https://forge.ispras.ru/favicon.ico?16490126692020-10-02T08:46:35ZOpen-Source Projects
Redmine Verilog Translator - Bug #10512 (New): ADDA162H90A_atop.v line 120:47 mismatched input ':' expect...https://forge.ispras.ru/issues/105122020-10-02T08:46:35ZSergey Smolovsmolov@ispras.ru
<pre>
RROR: L:\work\veritrans\src\test\verilog\hdl-benchmarks\hdl\iwls05\faraday\rtl\DSP\hdl\CODEC\FXADDA162H90A\ADDA162H90A_atop.v line 120:47 mismatched input ':' expecting RPAREN
ERROR: L:\work\veritrans\src\test\verilog\hdl-benchmarks\hdl\iwls05\faraday\rtl\DSP\hdl\CODEC\FXADDA162H90A\ADDA162H90A_atop.v line 157:47 mismatched input ':' expecting RPAREN
ERROR: ru\ispras\verilog\parser\grammar\VerilogTreeBuilder.g: node from after line 117:36 mismatched tree node: <mismatched token: [@2436,3042:3042=':',<19>,120:47], resync=$width(posedgedac_phase_check,400.00:500.00:900.00,0,> expecting <UP>
ERROR: ru\ispras\verilog\parser\grammar\VerilogTreeBuilder.g: node from after line 117:36 mismatched tree node: AST_ATTRIBUTES expecting <UP>
ERROR: ru\ispras\verilog\parser\grammar\VerilogTreeBuilder.g: node from after line 117:36 mismatched tree node: <unexpected: [@2444,3089:3089=')',<276>,120:94], resync=n_flag_dac_phase_overlape> expecting <UP>
</pre> MicroTESK - Task #10304 (New): deprecation warnings via compilationhttps://forge.ispras.ru/issues/103042020-04-23T12:19:57ZSergey Smolovsmolov@ispras.ru
<pre>
> Task :compileJava
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/SysUtils.java:122: warning: [deprecation] newInstance() in Class has been deprecated
return cl.loadClass(className).newInstance();
^
where T is a type-variable:
T extends Object declared in class Class
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/SysUtils.java:148: warning: [deprecation] newInstance() in Class has been deprecated
return (Plugin) pluginClass.newInstance();
^
where T is a type-variable:
T extends Object declared in class Class
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/test/sequence/GeneratorNitems.java:78: warning: [unchecked] unchecked method invocation: method copyAll in class SharedObject is applied to given types
return SharedObject.copyAll((List) value);
^
required: List<T>
found: List
where T is a type-variable:
T extends SharedObject<T> declared in method <T>copyAll(List<T>)
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/test/sequence/GeneratorNitems.java:78: warning: [unchecked] unchecked conversion
return SharedObject.copyAll((List) value);
^
required: List<T>
found: List
where T is a type-variable:
T extends SharedObject<T> declared in method <T>copyAll(List<T>)
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/test/sequence/GeneratorNitems.java:78: warning: [unchecked] unchecked conversion
return SharedObject.copyAll((List) value);
^
required: List<T>
found: List
where T is a type-variable:
T extends Object declared in class GeneratorNitems
/srv/****/workspace/MicroTESK/src/main/java/core/ru/ispras/microtesk/test/sequence/GeneratorConfig.java:179: warning: [deprecation] newInstance() in Class has been deprecated
return type.newInstance();
^
where T is a type-variable:
T extends Object declared in class Class
6 warnings
</pre> MicroTESK - Bug #10069 (New): cpu.nml Error: Internal error: context [/Isa] 1:8 attribute file is...https://forge.ispras.ru/issues/100692020-01-24T12:11:55ZSergey Smolovsmolov@ispras.ru
<p>Upon building, the following error appears in Gradle log:<br /><pre>
> Task :translateCpu
Translating: src/main/arch/demo/cpu/model/cpu.nml
Model name: cpu
Included: src/main/arch/demo/cpu/model/cpu.nml
Error: Internal error: context [/Isa] 1:8 attribute file isn't defined
</pre></p> Verilog Translator - Task #9904 (Closed): add info for "--library-file" cmdline optionhttps://forge.ispras.ru/issues/99042019-11-06T07:38:16ZSergey Smolovsmolov@ispras.ru
<p>Write a description for this option at project wiki.</p> Retrascope RISC-V Benchmark - Bug #9477 (New): an "import "DPI-C" function" construction causes V...https://forge.ispras.ru/issues/94772019-02-06T08:47:58ZSergey Smolovsmolov@ispras.ru
<p>The <strong>ru.ispras.verilog.parser.sample.RocketChipSimJtagVerilogPrinterTestCase</strong> test case runs Verilog Translator on <strong>SimJTAG.v</strong> module, that contains the following code:<br /><pre><code class="text syntaxhl" data-language="text">import "DPI-C" function int jtag_tick
(
output bit jtag_TCK,
output bit jtag_TMS,
output bit jtag_TDI,
output bit jtag_TRSTn,
input bit jtag_TDO
);
module SimJTAG #(
parameter TICK_DELAY = 50
)(
input clock,
input reset,
...
</code></pre></p>
<p>The "import function" construction causes the following error:<br /><pre>
ERROR: ..\retrascope-riscv\src\main\verilog\rocket-chip\src\main\resources\vsrc\SimJTAG.v line 3:0 mismatched input 'import' expecting EOF
ERROR: ru/ispras/verilog/parser/grammar/VerilogTreeBuilder.g: node from line 0:0 mismatched tree node: <mismatched token: [@0,71:76='import',<35>,3:0], resync=import"DPI-C"functionintjtag_tick(outputbitjtag_TCK,outputbitjtag_TMS,outputbitjtag_TDI,outputbitjtag_TRSTn,inputbitjtag_TDO);moduleSimJTAG#(parameterTICK_DELAY=50)(inputclock,inputreset,inputenable,inputinit_done,outputjtag_TCK,outputjtag_TMS,outputjtag_TDI,outputjtag_TRSTn,inputjtag_TDO_data,inputjtag_TDO_driven,output[31:0]exit);reg[31:0]tickCounterReg;wire[31:0]tickCounterNxt;assigntickCounterNxt=(tickCounterReg==0)?TICK_DELAY:(tickCounterReg-1);bitr_reset;wire[31:0]random_bits=$random;wire#0.1__jtag_TDO=jtag_TDO_driven?jtag_TDO_data:random_bits[0];bit__jtag_TCK;bit__jtag_TMS;bit__jtag_TDI;bit__jtag_TRSTn;int__exit;reginit_done_sticky;assign#0.1jtag_TCK=__jtag_TCK;assign#0.1jtag_TMS=__jtag_TMS;assign#0.1jtag_TDI=__jtag_TDI;assign#0.1jtag_TRSTn=__jtag_TRSTn;assign#0.1exit=__exit;always@(posedgeclock)beginr_reset<=reset;if(reset||r_reset)begin__exit=0;tickCounterReg<=TICK_DELAY;init_done_sticky<=1'b0;__jtag_TCK=!__jtag_TCK;endelsebegininit_done_sticky<=init_done|init_done_sticky;if(enable&&init_done_sticky)begintickCounterReg<=tickCounterNxt;if(tickCounterReg==0)begin__exit=jtag_tick(__jtag_TCK,__jtag_TMS,__jtag_TDI,__jtag_TRSTn,__jtag_TDO);endendendendendmodule> expecting AST_ROOT
ERROR: Module 'SimJTAG' has not been found
</pre></p>
<p>The same error appears at the following test cases:<br />ru.ispras.verilog.parser.sample.RocketChipSimDtmVerilogPrinterTestCase</p> Verilog Translator - Task #9251 (Closed): calculate type of index for bit-vector arrayshttps://forge.ispras.ru/issues/92512018-08-29T13:16:51ZSergey Smolovsmolov@ispras.ru
<p>Now the index type for bit vector array variables is set to 32-bit.<br />It should be calculated more precisely.</p> Verilog Translator - Bug #8738 (Closed): DataMemTestCase falls with errorhttps://forge.ispras.ru/issues/87382018-02-26T13:34:50ZSergey Smolovsmolov@ispras.ruRetrascope - Bug #8681 (Closed): EngineRegistry fails to create toolchain when HashSet\HashMap ar...https://forge.ispras.ru/issues/86812018-01-19T13:30:09ZSergey Smolovsmolov@ispras.ru
<p>The result of EngineRegistry toolchain construction mechanism implicitly depends from order in sets\maps.<br />When HashSet\HashMap classes are used, it can return null, while with LinkedHashSet\LinkedHashMap it is ok.<br />To reproduce the bug, substitute set\map classes from linked to non-linked and run HlddAssertSmvPrinterTestCase on JDK 1.8.</p> Verilog Translator - Task #7725 (Closed): bitvector arrays supporthttps://forge.ispras.ru/issues/77252016-11-14T13:20:41ZSergey Smolovsmolov@ispras.ruRetrascope - Task #5258 (Closed): [basis] Обработка циклических зависимостей разных Enginehttps://forge.ispras.ru/issues/52582014-09-09T05:58:43ZSergey Smolovsmolov@ispras.ru
<p>В Retrascope стали появляться Engine, имеющие циклические зависимости по Entity.<br />Это означает, что можно найти пару Engine, таких, что output type одного является input type для другого и обратно.</p>
<p>Запуск инструмента, в котором зарегистрирована хотя бы одна пара таких Engine, приводит к ошибке:</p>
<p><code>java.lang.IllegalArgumentException: Addition of engine 'xml-test-parser' causes a cycle dependency</code></p>
<p>Необходимо корректно разрешать такие зависимости при построении последовательности вызовов Engine.<br />Возможный вариант такой: строить кратчайший путь между двумя вершинами в графе зависимостей Engine (проходить циклы не более чем один раз).</p> Retrascope - Task #5249 (Closed): [basis] Настройка Retrascope для работы с SMT-решателямиhttps://forge.ispras.ru/issues/52492014-09-04T10:32:33ZSergey Smolovsmolov@ispras.ru
<p>Для корректного взаимодействия с SMT-решателями через библиотеку Fortress необходимо в инструменте Retrascope определять путь к исполняемому файлу (Environment.setSolverPath(String path)).</p>
<p>Такую настройку нужно однократно проделывать при каждом запуске Retrascope.</p> Retrascope - Task #5247 (Closed): [basis] Набор идентификаторов Engine как опция командной строки...https://forge.ispras.ru/issues/52472014-09-03T05:37:09ZSergey Smolovsmolov@ispras.ru
<p>Реализовать опцию командной строки для исполняемого модуля Retrascope.<br />Опция содержит набор идентификаторов Engine. <br />На основе указанного набора значений исполняемый модуль должен построить последовательность вызовов Engine и выполнить их в указанном порядке, либо сообщить, что такой последовательности нет.<br />Необходимо сообщать о некорректных идентификаторах Engine.</p> Retrascope - Bug #5096 (Closed): [basis] FileCreator: "Can't create file" errorhttps://forge.ispras.ru/issues/50962014-07-17T13:17:22ZSergey Smolovsmolov@ispras.ru
<p>Если файл уже был когда-то создан, то попытка пересоздать его с помощью метода newFile класса FileCreator приводит к ошибке "Can't create file".</p> Retrascope - Task #4946 (Closed): [basis][log] Ведение лога для нескольких логгеровhttps://forge.ispras.ru/issues/49462014-05-22T06:55:44ZSergey Smolovsmolov@ispras.ru
<p>В случае, если в Engine используется <strong>стандартный</strong> логгер, то не нужно создавать для него отдельный *.lck-файл, который сохраняется даже после завершения работы Retrascope.<br />Сейчас единичный пуск инструмента порождает большое количество *.lck-файлов, не несущих никакой полезной информации.</p>
<p>Все стандартные логгеры должны помещать свои сообщения в общий log-файл, если выставлена соответствующая опция логирования.</p>
<p>Если в Engine используется <strong>нестандартный</strong> логгер, то сообщения логгера можно сохранять в отдельный файл.</p> Retrascope - Task #4945 (Closed): [basis][log] Опция логирования https://forge.ispras.ru/issues/49452014-05-22T06:49:41ZSergey Smolovsmolov@ispras.ru
<p>Предлагаю ввести специальную опцию для Retrascope, активирующую сохранение логгером сообщений в файл.<br />По умолчанию предлагаю данную опцию выключать - пусть логгер в таком случае пишет свои сообщения только в консоль.</p>
<p>Формат опции: <имя флага> <имя файла, куда будет сохранен лог></p>
<p>Если имя файла не указано, то использовать какое-нибудь стандартное (например retrascope.log)</p>